



JP3-62971

Japanese Patent Laid-Open Number 3-62971

Laid-Open Date: March 19, 1991

Title of the Invention: Thin-film Transistor

Application No.: 1-198481

Application Date: July 31, 1989

Inventor: Seiichi Kiyama

Applicant: SANYO ELECTRIC CO., LTD.

SPECIFICATION

1. Title of the Invention

THIN-FILM TRANSISTOR

2. Claim

1. A thin film transistor provided with a semiconductor film comprising a non-single crystalline semiconductor material, a gate insulating film, a gate electrode film, a source electrode film, and a drain electrode film on a translucent insulating substrate, characterized in that the semiconductor film corresponding to the gate electrode film position is constituted with a polycrystalline region obtained by laser beam irradiation from an opposite side to the gate electrode position, wherein the polycrystalline region is provided with a channel region comprising a stable polycrystalline layer being extended to the gate electrode side by a thermal conductive effect of the gate electrode during irradiation of the laser beam.

3. Detailed Description of the Invention

[Industrial Field of the Invention]

The present invention relates to a thin film transistor (hereinafter, referred to as a TFT).

[Prior Art]

In general, a TFT is provided with a semiconductor film comprising a non-single crystalline semiconductor material, a gate insulating film, a gate electrode film, a source electrode film, and a drain electrode film. In many cases, a lot of TFTs are formed on an insulating substrate such as glass at the same time.

A TFT array in which a lot of such TFTs are formed on a glass substrate, is mounted on an electrode substrate of an active matrix type liquid crystal display device and used in each of TFTs to control a supply of a picture signal to a display pixel electrode which is combined with the TFT. (Japanese Patent Laid-Open No. 62-178296)

TFTs adopted for an electrode substrate of an active matrix type liquid crystal display device are formed by using an amorphous silicon semiconductor and such TFTs are realized by a plasma CVD method which is useful to form a silicon semiconductor film, a silicon oxide film and a silicon nitride film having a large area.

Therefore, in recent years, it has been required that a display quality of an active matrix type liquid crystal display device is improved and to meet the request, for example, there arises a problem to shorten the switching time of TFTs in order to apply to a display apparatus for high grade TV. In place of an amorphous silicon semiconductor, TFTs using a polycrystalline semiconductor in which high speed electron mobility is attempted, is developed in order to solve the problem.

To obtain such a polycrystalline silicon TFT, conventionally, after an amorphous silicon film is formed, laser irradiation is performed on an amorphous silicon film on channel position from a front side where a gate electrode should be formed latter to perform annealing treatment. Then, a gate insulating film, a gate electrode, or the like is continuously formed on the channel position.

However, according to the conventional device, it is impossible to perform an effective laser annealing treatment to obtain a channel of uniform quality so that there is a fear that TFT characteristics are impaired.

[PROBLEM TO BE SOLVED BY THE INVENTION]

The present invention provides a TFT structure which is completed by effective laser annealing treatment to obtain a channel of uniform quality.

[MEANS TO SOLVE THE PROBLEM]

In accordance with the TFT of the present invention, on a translucent insulating substrate, a semiconductor film comprising non-single crystalline semiconductor material, a gate insulating film, a gate electrode film, a source electrode film, and a drain electrode film are provided. The semiconductor film corresponding to the gate

electrode film position is constituted with a polycrystalline region obtained by laser beam irradiation from opposite side to the gate electrode position. The polycrystalline region is provided with a channel region comprising a stable polycrystalline layer being extended to the gate electrode side by thermally conductive effect of a gate electrode during irradiation of laser beam.

[OPERATION]

According to the present invention, in the condition that an amorphous silicon TFT structure is obtained, when irradiation of a laser beam is performed in a spot to a channel position of a semiconductor film from the rear surface side of a translucent substrate, by thermal conductive effect of a gate electrode, uniform heat radiation is properly performed on a gate electrode side of the semiconductor film and annealing temperature distribution becomes uniform. As a result, TFT structure of a polycrystalline semiconductor provided with a channel having uniform crystal grain size is realized at a gate electrode side of a semiconductor film.

[Embodiment]

Fig. 1 shows a cross sectional structure of TFT according to an embodiment of the present invention.

The TFT shown in the figure is obtained by forming a semiconductor film A on an insulating substrate B and a gate electrode film G is laminated on a channel region C formed on the semiconductor film A through a gate insulating film I. Further, a source region SA and a drain region DA of the semiconductor film A are contacted with a source electrode film S and a drain electrode film D through contact holes of the continuous gate electrode film I.

Regarding the TFT shown in the figure of the present embodiment, the present invention is characterized in that, the channel region C of a semiconductor film A is formed by using a polycrystalline region having a uniform grain size which is formed close to a surface on which a gate electrode is formed with respect to a thickness direction of the semiconductor film A.

Next, TFT structure of the present invention shown in the figure is explained with reference to the manufacturing process.

First, on non-alkali glass substrate B, a semiconductor film A of an amorphous silicon [a-Si] which is intrinsic or slightly P-type is deposited, and subsequently, a gate insulating film I such as SiNx or SiO₂ is deposited. These continuous deposition is executed by using atmospheric CVD, low pressure CVD, ECR plasma CVD, plasma CVD, or sputtering.

Thereafter, contact holes are formed in a gate insulating film I on a semiconductor film A position to form a source region SA and a drain region SD. In the condition, phosphorus ions are implanted from an electrode side, thereby a source region SA and drain region SD made of N-type a-Si are obtained in a semiconductor film A at the position of respective contact holes.

Then, a metal wiring such as aluminum is deposited and patterned, so that a source electrode S contacted to a source region SA, a drain electrode D contacted to the drain region SD, and a gate electrode G to be arranged on a channel C which is obtained in latter step after separating and forming between these two electrodes, are formed.

In the above mentioned step, conventional a-Si TFT can be obtained, and in accordance with the present invention, annealing treatment is subsequently conducted by using laser beam L.

Namely, a laser beam L (a wavelength of 300 to 1200nm for transmitting through the glass substrate B is needed) is irradiated to a semiconductor film A of a gate electrode position at the opposite side from the glass substrate B side to enable a channel C to be formed on a gate electrode side surface layer.

At this time, in the case that YAG second harmonic (SHG) laser is used as a laser, the condition is as follows:

laser output I_0 : 2×10^5 to 5×10^6 W/cm²

laser wavelength λ : 530nm

pulse duration τ : 10 to 200nsec

beam shape: doughnut shape or multi module shape

beam size: 10 to 100mm (corresponds to channel C size).

Also, in the case of using Ar laser, laser output is set to be 1 to 10^5 W/cm² and in the case of using excimer laser, laser output is set to be 0.1 to 100J/cm² and

wavelength is selected to be about 300nm which is necessary to transmit through the glass substrate B (nearly the wavelength of XeCl excimer laser)

With this kind of the laser annealing treatment, the semiconductor film A part of the glass substrate B side where the laser beam L is irradiated is strongly annealed at a non-uniform temperature. On the other hand, a semiconductor film A part at a gate electrode G side is made of a metal such as aluminum with an improved thermal conductivity so that the temperature distribution at this part is uniform. thus forming a polycrystalline silicon [p-Si] with uniform grain size and enabling this region covering a source region SA and a drain region SD to function as a channel C.

The channel C of TFT according to the present invention thus constituted operates at high speed and its characteristics is stable (electron mobility is 50 to 300cm/V·S) by using a laser annealing method whose manufacturing process is relatively simple.

Further, Fig. 2 shows another embodiment of TFT according to the present invention. The TFT shown in Fig. 2 is different from the TFT shown in Fig. 1 as follows: after a gate electrode film G is formed on a glass substrate B, a gate insulating film I, a semiconductor film A, a source region SA and a drain region DA, a source electrode film S and a drain electrode film D are formed. Laser annealing treatment is performed on such a constitution. In this case, laser beam L is irradiated to a semiconductor film A from the above direction of the figure which is opposite side of the gate electrode film G. By thermal conductivity effect of the gate electrode film G, a uniform channel C can be obtained at a gate electrode film G side in the same way as the TFT shown in Fig. 1.

[Effect of the Invention]

According to the TFT of the present invention, irradiation of laser beam can be executed in a spot to a channel position of a semiconductor film from rear surface side of a translucent substrate in the condition of obtaining an amorphous semiconductor TFT structure, therefore, manufacturing process becomes simple. Also, the temperature distribution at the annealing portion of a gate electrode side of the semiconductor film becomes uniform with a thermal conductivity effect of a gate electrode. As a result, a polycrystallized channel with uniform crystal grain size can

be provided on a gate electrode side of the semiconductor film. Therefore, high-speed TFTs having stable characteristics can be obtained according to the present invention, thereby the present invention can contribute to, for example, high speed operation TFT array for an active matrix type liquid crystal TV with high grade.

4. Brief description of drawing

Fig. 1 shows a cross sectional block diagram of an embodiment of TFT according to the present invention.

Fig. 2 shows a cross sectional view of another embodiment of TFT according to the present invention.

B semiconductor film, I ... gate insulating film, G ... gate electrode film, S ... source electrode film, D ... drain electrode film, C ... channel region, SA ... source region, DA ... drain region

⑩ 日本国特許庁(J P)

⑪ 特許出願公開

⑫ 公開特許公報(A) 平3-62971

⑬ Int. Cl.³

識別記号

庁内整理番号

⑭ 公開 平成3年(1991)3月19日

H 01 L 29/784
21/20
21/268

Z

7739-5F
7738-5F
9056-5F

H 01 L 29/78

3 1 1 H

審査請求 未請求 請求項の数 1 (全4頁)

⑮ 発明の名称 薄膜トランジスタ

⑯ 特 願 平1-198481

⑰ 出 願 平1(1989)7月31日

⑱ 発 明 者 木 山 精 一 大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内
⑲ 出 願 人 三 洋 電 機 株 式 有 限 公 司 大阪府守口市京阪本通2丁目18番地
⑳ 代 理 人 弁 理 士 西 野 卓 嗣 外 2 名

明 細 書

1. 発明の名称

薄膜トランジスタ

2. 特許請求の範囲

(1) 透光性絶縁基板上に、非単結晶半導体材料からなる半導体膜とゲート絶縁膜とゲート電極膜とソース電極膜とドレイン電極膜を備える薄膜トランジスタに於て、

上記ゲート電極膜位置に対応する上記半導体膜はゲート電極位置とは反対側からレーザビームを照射して得た多結晶化領域からなり、該多結晶化領域はレーザビーム照射時にゲート電極の熱伝導効果によって該ゲート電極側に延在した安定多結晶層からなるチャンネル領域を備えたことを特徴とする薄膜トランジスタ。

3. 発明の詳細な説明

(イ) 産業上の利用分野

本発明は、薄膜トランジスタ(以後TFTと略記する)に関する。

(ロ) 従来の技術

一般に、TFTは、非単結晶半導体材料からなる半導体膜とゲート絶縁膜とゲート電極膜とソース電極膜とドレイン電極膜を備えるものであり、ガラスなどの絶縁基板上に多数同時形成される場合が多い。

このようなTFTを多数ガラス基板上に形成したTFTアレイは、例えば、アクティブマトリク型の液晶表示装置の電極基板に搭載され、各TFTでこのTFTに結合した表示画素電極に対する画像信号の供給を制御するために利用されている(特開昭62-178296号)。

アクティブマトリク型の液晶表示装置の電極基板に採用されるTFTには、アモルファス・シリコン半導体を用いたものがあり、大面積のシリコン半導体膜、シリコン酸化膜、シリコン窒化膜などの成膜に有利なプラズマCVD法の使用によって現実のものとなっている。

而して、近年、アクティブマトリク型の液晶表示装置の表示品質の向上の要望に答えるべく、例えば、高品位TV用表示器への採用を目指してT

FTのスイッチング時間の短縮が課題とされている。このため、アモルファス・シリコン半導体に代えて、電子移動度の高速化を図った多結晶半導体を用いたFTが開発されている。

このような多結晶シリコンFTを得るには、従来から、例えば、アモルファス・シリコン膜の膜付け後に、その後ゲート電極が形成されるべき表面から、チャンネル位置のアモルファス・シリコン膜にレーザを照射してアニール処理し、そしてこのチャンネル位置上にさらにゲート絶縁膜、ゲート電極などが連続形成されるのである。

しかしながら、斯る従来装置では、均質なチャンネルが得られる有効なレーザアニール処理ができず、FTTの特性に支障を来す恐れがあった。

(ハ) 発明が解決しようとする課題

本発明は均質なチャンネルが得られる有効なレーザアニール処理を施してなるFTT構造を提供するものである。

(ニ) 課題を解決するための手段

本発明のFTTは、透光性絶縁基板上に、非単

結晶半導体材料からなる半導体膜とゲート絶縁膜とゲート電極膜とソース電極膜とドレイン電極膜を備えるものであって、上記ゲート電極膜位置に対応する上記半導体膜はゲート電極位置とは反対側からレーザビームを照射して得た多結晶化領域からなり、該多結晶化領域はレーザビーム照射時にゲート電極の熱伝導効果によって該ゲート電極側に延在した安定多結晶層からなるチャンネル領域を備えたことを特徴とする薄膜トランジスタ。

(ホ) 作用

本発明によれば、アモルファス・シリコンFTT構造を得た状態で、透光性基板の裏面側から半導体膜のチャンネル位置にスポット的にレーザビーム照射した時、この半導体膜のゲート電極側がゲート電極の熱伝導効果によって、速速に均質に放熱されてアニール温度分布が均質になるので、半導体膜のゲート電極側に均質な結晶粒径のチャンネルを備えた多結晶半導体のFTT構造を實現できる。

(ヘ) 実施例

第1図に本発明の一実施例のFTTの断面構造を示す。

同図のFTTは、絶縁基板B上に半導体膜Aを形成したものであり、該半導体膜A上のチャンネル領域C上にはゲート絶縁膜Iを介してゲート電極膜Gが積層され、さらに上記半導体膜Aのソース領域SA並びにドレイン領域DAには連続したゲート電極膜Iののコンタクトホールを介してソース電極膜S並びにドレイン電極膜Dがコンタクトされている。

同図実施例のFTTに於いて本発明が特徴とするところは、半導体膜Aのチャンネル領域Cが半導体膜Aの厚さ方向についてゲート電極のある表面近くに形成される均質な粒径の多結晶領域で形成されたところにある。

次に、同図の本発明FTT構造を製造工程に従って説明する。

まず、無アルカリのガラス基板B上に真性、あるいは若干P型を呈するアモルファス・シリコン[α -Si]の半導体膜Aをデポジションし、結

いて、SiNxやSiO₂のゲート絶縁膜Iをデポジションする。これらの連続デポジションは常圧CVD、減圧CVD、ECRプラズマCVD、プラズマCVD、スパッタリングなどを用いて行われる。

その後、ソース領域SA、ドレイン領域SDとなるべき半導体膜A位置上のゲート絶縁膜Iにコンタクトホールを形成する。そしてこの状態で、陽イオンを電極側から打ち込み、各コンタクトホール位置の半導体膜AにN型 α -Siからなるソース領域SA並びにドレイン領域SDを得る。

次に、アルミのごとき配線金属をデポジションして、これをパターニングすることで、ソース領域SAにコンタクトしたソース電極S、ドレイン領域SDにコンタクトしたドレイン電極D、並びにこれら両電極間で分離形成されて後工程で得られるチャンネルC上に配置されるようにゲート電極Gが形成される。

以上の工程で、従来の α -SiFTTが得られるが、本発明では引き続きレーザビームLにてア

ニール処理を行う。

即ち、ガラス基板B側から反対側のゲート電極位置の半導体膜AにレーザビームL(ガラス基板Bを透過できる波長 300~1200nmが必要)を照射して、ゲート電極側表面にチャンネルCを形成する。

この時、レーザとして、YAG第2高調波(SHG)レーザを用いる場合の条件は以下の通りである。

レーザ出力 I_0 : $2 \times 10^4 \sim 5 \times 10^4$ W/cm²

レーザ波長 λ : 530nm

パルス時間 τ : 10~200nsec

ビーム形状: ドーナツ型または多峰型

ビーム径: 10~100 μ m (チャンネルCサイズに対応)

又、Arレーザ使用な場合は、レーザ出力を $1 \sim 10^4$ W/cm²とする。さらに、エキシマレーザ使用の場合は、レーザ出力を0.1~100J/cm²波長をガラス基板Bを透過させる為に必要な波長300nm(XeCl)エキシマレーザの波長に近い)

びにドレイン電極膜D、を形成した構造のに対して、レーザアニール処理したところにある。この場合、レーザビームLをゲート電極膜Gの反対側である図の上方から半導体膜Aに対して照射するものであるが、ゲート電極膜Gの熱伝導効果によって、ゲート電極膜G側に第1図のTFTと同様の均質のチャンネルCが得られる。

(ト)発明の効果

本発明のTFTは、非品質半導体TFT構造を得た状態で、透光性基板の裏面側から半導体膜のチャンネル位置にスポット的にレーザビーム照射できるので、製造プロセスの負担が少なく、しかも、この半導体膜のゲート電極側がゲート電極の熱伝導効果によって、アニール部分の温度分布が均質になるので、半導体膜のゲート電極側に均質な結晶粒径の多結晶化チャンネルを備えることができる。よって、本発明のよれば、高速度特性の安定したTFTが得られるので、例えば、高品位のアクティブマトリクス型の液晶TV用高速度動作TFTアレイの実現に寄与できる。

程度を選ぶ。

このようなレーザアニール処理によって、レーザビームLが照射されたガラス基板B側の半導体膜A部分が不均一な温度で強くアニールされてしまうが、ゲート電極G側の半導体膜A部分は良熱伝導体であるアルミの如き金属であるため、この部分の温度分布が均一になり、結果粒径の均一な多結晶シリコン[p-Si]の領域となり、ソース領域SAとドレイン領域SDとに跨るこの領域がチャンネルCとして動く。

斯して構成された本発明TFTは、そのチャンネルCが製造プロセスが比較的簡単なレーザアニール手法を使用しながら、高速度特性(電子移動度が50~300cm²/V·S)の安定したものとなる。

さらに、第2図に本発明TFTの他の実施例を示す。同図のTFTが第1図のそれと異なるところは、ガラス基板B上にゲート電極膜Gを形成した後、ゲート絶縁膜I、半導体膜A、ソース領域SA並びにドレイン領域DA、ソース電極膜S並

4. 図面の簡単な説明


第1図は本発明のTFTの一実施例の断面構成図、第2図は本発明TFTの異なる実施例の断面図である。

B…半導体膜、I…ゲート絶縁膜、G…ゲート電極膜、S…ソース電極膜、D…ドレイン電極膜、C…チャンネル領域、SA…ソース領域、DA…ドレイン領域。

出願人 三洋電機株式会社

代理人 弁理士 西野卓爾(外2名)

第1図



第2図

